실로지
Silogy
반도체 칩 검증의 로그와 파형을 분석해 디버깅 시간을 획기적으로 줄여주는 AI 엔지니어 도구
가격 문의WebDesktop
웹사이트 방문하기silogy.io
jcode와(과) 비교하기실로지 대안 모아보기소개
활용 워크플로우
입력
RTL 소스 코드 (SystemVerilog/Verilog)시뮬레이션 로그 (VCS, Xcelium, Questa, Verilator)파형 데이터 파일 (FSDB, VCD)회귀 테스트 구성 및 스크립트
실로지
Regression Manager를 통한 컴퓨팅 클러스터 내 병렬 테스트 실행실패한 테스트의 로그 및 파형 데이터를 Viv AI 엔진으로 자동 수집온프레미스 LLM을 활용한 코드-파형-로그 간의 상관관계 교차 분석버그 근본 원인(Root Cause) 식별 및 수정 방향에 대한 가설 생성
출력
근본 원인 분석(RCA) 보고서 및 디버깅 가이드실시간 회귀 테스트 상태 및 통계 대시보드CLI 기반의 즉각적인 테스트 분석 결과
보안 중심 온프레미스 배포
외부망 연결 없이 기업 내부 서버에서만 AI 모델을 구동하여 칩 IP(지적재산권) 유출 차단
CLI 통합 워크플로우
기존 CI/CD 파이프라인 내에서 'viv' 명령어를 직접 호출하여 특정 테스트 실행을 자동 디버깅
핵심 차별점: 하드웨어 파형(Waveform)과 로그를 동시에 분석하여 칩 버그의 근본 원인을 추론하고 디버깅 시간을 90% 단축하는 세계 최초의 AI 검증 엔지니어 'Viv' 제공
주요 기능
장점 & 단점
웹검색을 통해 수집된 사용자 피드백 정보입니다
장점
- Viv의 가장 큰 장점은 반도체 검증 엔지니어의 반복적이고 시간 소모적인 디버깅 작업을 자동화한다는 점입니다. 업계 관련 자료에 따르면 실패한 테스트 회귀 분석에 소요되는 시간을 최대 90%까지 단축할 수 있다고 합니다. 온프레미스 LLM으로 구동되어 반도체 설계의 민감한 IP가 외부 클라우드로 전송되지 않는다는 보안 이점도 반도체 기업들에게 매력적입니다. 로그, 코드, 파형 등 이기종 데이터를 통합 분석하는 능력은 기존에 개별적으로 수행하던 디버깅 워크플로우를 크게 간소화합니다.
단점
- 반도체 검증이라는 매우 좁은 특수 분야에만 적용 가능한 도구라 범용성은 없습니다. 공개된 사용자 리뷰나 가격 정보가 매우 제한적이라 도입 전 검증이 어렵고, 경쟁 도구와의 비교도 쉽지 않습니다. 또한 온프레미스 배포 방식이기 때문에 사내에 GPU 서버 인프라가 필요하며, 초기 설정과 유지관리에 대한 엔지니어링 리소스가 소요될 수 있습니다. 국내 커뮤니티나 한국어 자료가 거의 없어 도입 시 기술 지원에 어려움이 있을 수 있습니다.
가격 정보
가격 문의시작 가격: 공식 홈페이지를 통한 데모 예약(Book a Demo) 및 영업팀 문의를 통해 개별 맞춤 견적을 제공받는 방식입니다. 공개된 표준 요금제는 없습니다.
반도체 칩 설계 및 검증을 위한 AI 플랫폼으로, 현재 공식 웹사이트에 공개된 가격 정보가 없다. 서비스 이용을 위해서는 데모를 예약하거나 영업 팀에 직접 문의하여 맞춤형 견적을 받아야 한다. 주로 기업용 솔루션으로 제공된다.
정보 확인일:
활용 사례
- 실패한 테스트 회귀(Regression) 자동 디버깅
- 반도체 설계 IP 보호를 위한 보안 디버깅
- 대규모 컴퓨팅 클러스터 내 테스트 스케줄링
- 검증 엔지니어의 반복 디버깅 업무 자동화
대상 사용자
반도체 칩 개발자검증 엔지니어반도체 설계 기업
연동 서비스
GitHubDockerVerilatorVCSXceliumQuesta
태그
자동화에이전트개발자 도구엔터프라이즈
최근 소식
확인된 변경 내역
사용자 리뷰
리뷰를 불러오는 중...
대안 도구
이 도구 대신 사용할 수 있는 대안
