Tensil이란 무엇인가요?

Tensil은 ML 모델을 FPGA 기반의 맞춤형 하드웨어 가속기로 자동 설계하고 최적화하는 오픈소스 개발 도구.

Tensil은 어떤 상황에서 사용하나요?

Tensil은 엣지 디바이스용 맞춤형 AI 칩 설계, 저전력 고성능 비전 시스템 구축, FPGA 기반 추론 가속기 프로토타이핑 등의 상황에서 활용할 수 있습니다.

Tensil의 주요 기능은 무엇인가요?

Tensil의 핵심 기능으로는 모델별 맞춤형 RTL(Register Transfer Level) 자동 생성, 시스톨릭 어레이 기반 고성능 연산 유닛(TCU), ONNX·TFLite 모델 직접 지원 등이 있습니다.

텐실

Tensil

ML 모델을 FPGA 기반의 맞춤형 하드웨어 가속기로 자동 설계하고 최적화하는 오픈소스 개발 도구

유료WebFPGADocker오픈소스

웹사이트 방문하기tensil.ai

가격 정보

유료시작 가격: 0

완전 오픈소스(Apache 2.0)로 무료 제공됩니다. 별도의 유료 구독이나 라이선스 비용 없이 누구나 툴체인과 RTL 생성기를 사용할 수 있습니다. 다만 2025년 10월 GitHub 저장소가 아카이브 처리되어 추가 개발은 중단된 상태입니다.

가격표 확인하기

최근 업데이트와 소식

소식2025-10-26
2026년 최신 공식 대체 링크를 통한 접속 지원
2026년 최신 공식 대체 링크를 통한 접속 지원

소개AI 요약

Tensil은 ML 모델을 FPGA 및 ASIC용 고성능 하드웨어 가속기로 변환하는 오픈소스 컴파일러 및 RTL 생성 툴체인입니다. 사용자가 정의한 아키텍처 사양에 맞춰 모델을 최적화하고, 임베디드 디바이스에서의 고성능 추론을 가능하게 합니다. GPU 대비 와트당 최대 10배 우수한 성능을 목표로 하며, ONNX 및 TFLite 모델을 직접 지원합니다.

활용 워크플로우

입력

ONNX/TensorFlow/PyTorch ML 모델 파일Tensil 아키텍처 구성 파일 (.tarch)양자화(Quantization)를 위한 보정 데이터셋FPGA 타겟 보드 라이브러리 (Xilinx/Intel)

텐실

모델 그래프 분석 및 시스톨릭 어레이(Systolic Array) 최적 매핑Tensil RTL 생성기를 활용한 맞춤형 Verilog 로직 설계Tensil 컴파일러 기반 ISA 인스트럭션 및 바이너리 생성Xilinx Vivado 통합을 통한 FPGA 비트스트림 합성 및 배포

출력

합성 가능한 Verilog/VHDL RTL 코드가속기 실행용 바이너리 파일 (.tmodel, .tprog, .tdata)PYNQ 프레임워크용 Python 호스트 드라이버지연 시간(Latency) 및 리소스 효율성 분석 보고서

아키텍처 맞춤형 최적화

보드 자원 상황에 따라 시스톨릭 어레이 크기나 로컬 메모리 용량을 미세 조정하여 하드웨어 성능 최적화

하이브리드 CPU-FPGA 추론

가속기가 지원하지 않는 비정형 연산은 TF-Lite를 통해 호스트 CPU에서 처리하도록 워크플로우 분기

핵심 차별점: 기존 GPU 대비 최대 10배 높은 와트당 성능을 목표로, 머신러닝 모델에 완전히 최적화된 하드웨어 가속기 구조를 자동 생성하는 오픈소스 툴체인입니다.